headerphoto

Kolom Pencarian

Memuat...

Gambar A menunjukkan struktur suatu FET saluran N. FET ini terdiri dari batang semi konduktor tipe N yang pada kedua sisinya diapit bahan semi konduktor tipe P. Ketiga elektroda pada FET adalah Gate, Drain, dan Source. Antara gate dan source dipasang tegangan VGG yang merupakan reverse bias.

Karena dioda antara gate dengan source merupakan reverse bias, maka timbul depletion layer pada junction, lihat Gambar B.

prinsip-pembentukan-FET
Supaya terjadi aliran arus listrik antara source drain antara kedua elektroda ini dipasang sumber tegangan VDD. Besar kecilnya arus yang mengalir tergantung dari lebarnya depletion layer.

Jika VGG besar, depletion layer akan menjadi sedemikian lebarnya hingga hampir menutup saluran antara source drain karena pada depletion layer tidak ada pembawa muatan. Hal ini berarti, bahwa jumlah pembawa muatan pada saluran menjadi berkurang, karena itu arus drain yang mengalir akan menjadi kecil.

Sebaliknya bila VGG kecil, depletion layer cukup tipis dan saluran antara source drain cukup lebar. Dengan demikian arus yang mengalir akan besar, jadi tegangan menentukan besarnya arus yang mengalir antara source drain. Karena gate ini dalam keadaan reverse bias, maka gate dapat dianggap sama dengan nol.

Next→
←Prev

Baca Lagi...

Share

FB-share Facebook - Twitter-share Twitter -

Gabung Grup Diskusi Elektronika Dasar

Caranya ketik:
Daftar Diskusi Elektronika - Nama - Usia - Pekerjaan - Domisili

contoh:
Daftar Diskusi Elektronika - Zaldi Hardiyanto - 35 - Karyawan - Bogor

Kirim ke no WhatsApp WA 0812-1070-518

Dapatkan Update Artikel via Email

Cek di inbox, lalu klik link konfirmasi

Tidak ada komentar

:tanbih: Lihat komentar terakhir dan cara menampilkan emoticon WhatsApp dalam komentar di :kanan: 20 Komentar Terakhir